

Nível de Lógica Digital

(parte 7)




UNIFEI

Universidade Federal de Itajubá

IMC – Instituto de Matemática e Computação

Prof. Carlos Minoru Tamaki

O barramento ISA




O barramento PC/AT tem dois componentes:
a parte do PC original e a parte nova.

Placa mãe PC-XT




Placa mãe PC-AT 286



Barramento ISA




Tipos de Slots de expansão



Tipos de Slots de expansão



ISA 8 bits



ISA 16 bits



EISA




PCI



ISA com VLB


O barramento PCI




Arquitetura de um dos primeiros sistemas Pentium. Os barramentos representados por linhas mais largas têm mais largura de banda do que os representados por linhas mais finas, mas a figura não está em escala.

O barramento PCI


Slot PCI 32 bits 5V




Slot PCI 64 bits 5V



Slot PCI 32 bits 3,3V



Slot PCI 64 bits 3,3V




O barramento PCI

- **PCI (Peripheral Component Interconnect)**
 - Lançado em 1992, pela Intel, necessita de chips específicos:
 - Controlador de cache;
 - Unidade de caminho de dados;
 - Unidade de I/O.
 - Duas versões: de 32 bits e 64 bits, operando com 25 MHz ou 33 Mhz, com clock independente do processador.
 - Para versão 32 bits, a taxa de transferência típica de 50 Mbytes/s, podendo atingir 132 MBytes/s e para versão de 64 bits chega a atingir 264 MBytes/s.

O barramento PCI


- O PCI permite conexão com ISA e EISA, através de uma ponte.
- Em 1993, a Intel lançou a versão PCI 2.0, versão incompatível com VLB e independente de processador, em versões de 32 bits com 143 pinos e de 64 bits com 186 pinos, e alimentação de 5 Volts ou 3,3 Volts.
- Dados e endereços são multiplexados. O PCI pode operar no modo rajada.
- Possui suporte a interrupção por hardware (INT#A, INT#B, INT#C e INT#D), cada uma pode operar isoladamente ou em conjunto.

O barramento PCI




A estrutura do barramento de um Pentium 4 moderno.

Variações do AGP



Barramento de um Core i7


Figura 3.52 Estrutura do barramento de um Core i7 moderno.



Placa mãe para Core i7



Arbitragem de barramento PCI



O barramento PCI usa um árbitro de barramento centralizado.

Sinais do barramento PCI

Sinal	Linhas	Mestre	Escravo	Descrição
CLK	1			Relógio (33 MHz ou 66 MHz)
AD	32	×	×	Linhas de endereço e de dados multiplexadas
PAR	1	×		Bit de paridade de endereço ou dados
C/BE	4	×		Comando de barramento/mapa de bits para bytes habilitados
FRAME#	1	×		Indica que AD e C/BE estão ativadas
IRDY#	1	×		Leitura: mestre aceitará; escrita: dados presentes
IDSEL	1	×		Seleciona espaço de configuração em vez de memória
DEVSEL#	1		×	Escravo decodificou seu endereço e está na escuta
TRDY#	1		×	Leitura: dados presentes; escrita: escravo aceitará
STOP#	1		×	Escravo quer interromper a transação imediatamente
PERR#	1			Erro de paridade de dados detectado pelo receptor
SERR#	1			Erro de paridade de endereço ou erro de sistema detectado
REQ#	1			Arbitragem de barramento: requisição de propriedade de barramento
GNT#	1			Arbitragem de barramento: concessão de propriedade de barramento
RST#	1			Restaura o sistema e todos os dispositivos


Sinais obrigatórios do barramento PCI.

Sinais do barramento PCI

Sinal	Linhas	Mestre	Escravo	Descrição
REQ64#	1	×		Requisição para realizar transação de 64 bits
ACK64#	1		×	Permissão concedida para uma transação de 64 bits
AD	32			32 bits adicionais de endereço ou dados
PAR64	1	×		Paridade para os 32 bits extras de endereço/dados
C/BE#	4	×		4 bits adicionais para habilitações de bytes
LOCK	1	×		Trava o barramento para permitir múltiplas transações
SBO#	1	×		Presença de dados em uma cache remota (para um multiprocessador)
SDONE	1			Escuta realizada (para um multiprocessador)
INTx	4			Requisição de uma interrupção
JTAG	5			Sinais de testes IEEE 1149.1 JTAG
M66EN	1			Ligado à energia ou ao terra (66 MHz ou 33 MHz)


Sinais opcionais do barramento PCI

Transações no barramento PCI




Exemplos de transações no barramento PCI de 32 bits. Os três primeiros ciclos são usados para uma operação de leitura, em seguida um ciclo ocioso e depois três ciclos para uma operação de escrita.

PCI Express




Sistema PCI Express.


PCI Express



PCI Express




Pilha de protocolos do PCI Express



(a) Pilha de protocolos do PCI Express.


(b) Formato de um pacote.

Barramento Serial Universal




Hub-raiz USB envia quadros a cada 1,00 ms.

Chips de E/S




Chip 8255A PIO.

Decodificação de endereço




Localização de EPROM, RAM e PIO em nosso espaço de endereço de 64 KB.

Decodificação de endereço



Decodificação de endereço completo.

Decodificação de endereço



Decodificação parcial de endereço.

Bibliografia

- Organização Estruturada de Computadores – Andrew S. Tanenbaum, Tood Austin – 6ª Edição 2013 Prentice Hall
- Arquitetura e Organização de Computadores – William Stallings – 11ª Edição 2024 Prentice Hall
- Diversos sites da internet para imagens